磁致伸縮位移傳感器（Magnetostrictive Posi-ion Sensor）是利用兩個(gè)不同磁場(chǎng)相交時(shí)產(chǎn)生的應(yīng)變脈沖信號(hào)被檢測(cè)到的時(shí)間來計(jì)算出磁場(chǎng)相交點(diǎn)的準(zhǔn)確位置，具有高精度、高響應(yīng)、低遲滯、高可靠性、非接觸、壽命長、穩(wěn)定性高、安裝方便等優(yōu)點(diǎn)，無須重新標(biāo)定，無須定期維護(hù)，因而被廣泛應(yīng)用于機(jī)器人、自動(dòng)化技術(shù)、探測(cè)與開發(fā)技術(shù)、試驗(yàn)機(jī)與試驗(yàn)技術(shù)等精確測(cè)量領(lǐng)域。
本文介紹一種基于SSI接口的磁致伸縮位移傳感器，并結(jié)合EDA技術(shù)設(shè)計(jì)了一種位移測(cè)量系統(tǒng)，能夠?qū)崿F(xiàn)多路SSI信號(hào)輸出，并可以通過PCI總線傳輸接口實(shí)現(xiàn)與上位機(jī)的通信。磁致伸縮傳感器采用非接觸測(cè)量運(yùn)動(dòng)物體的直線位移，具有電壓輸出、電流輸出、SSI和現(xiàn)場(chǎng)總線等多種輸出方式。為了滿足高精度測(cè)量和可靠性傳輸，本文采用具有很高抗干擾性的SSI同步串行接口（Synchronous Serial Interface）輸出方式，可以遠(yuǎn)距離傳送數(shù)據(jù)以同步方式進(jìn)行交換。隨著EDA 技術(shù)的發(fā)展，用基于現(xiàn)場(chǎng)可編程門陣列FPGA的數(shù)字采集系統(tǒng)對(duì)傳感器進(jìn)行控制，為實(shí)現(xiàn)數(shù)字化傳感器的控制提供了一種新的有效方法。
1、SSI通信原理
SSI通信協(xié)議是一種同步串行接口協(xié)議，通信中只涉及兩條信號(hào)線，即同步時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)，數(shù)據(jù)可以通過24/25/26位編碼模式串行傳輸?shù)娇刂葡到y(tǒng)中。SSI接口的磁致伸縮傳感器采用差分同步時(shí)鐘信號(hào)C+、C-和差分?jǐn)?shù)據(jù)信號(hào) D+、D-。通過差分傳輸方式可以有效地提高信號(hào)的抗
力，增加了系統(tǒng)控制的可靠性。由于SSI接口的設(shè)備傳輸速率比較高，而單片機(jī)和 ＤＳＰ等很難實(shí)現(xiàn)高速信號(hào)的采集，而且一般的工控機(jī)也不具有SSI接口，所以采用FPGA進(jìn)行測(cè)量系統(tǒng)設(shè)計(jì)，通過其內(nèi)部豐富的邏輯資源實(shí)現(xiàn)數(shù)據(jù)的采集。
SSI信號(hào)傳輸時(shí)序中MSB為位，LSB為位，Tm為單穩(wěn)態(tài)觸發(fā)時(shí)間，Tp為兩個(gè)數(shù)據(jù)傳輸間隔時(shí)間。
2、測(cè)量系統(tǒng)總體設(shè)計(jì)
本文采用FPGA實(shí)現(xiàn)SSI接口磁致伸縮位移傳感器的測(cè)量，并結(jié)合差分轉(zhuǎn)換、光耦隔離和 PCI總線數(shù)據(jù)傳輸構(gòu)成基于FPGA數(shù)據(jù)采集系統(tǒng)。通過上位機(jī)軟件自動(dòng)控制，監(jiān)控傳感器產(chǎn)生的位移信號(hào)，并可以進(jìn)行后續(xù)分析處理。
2.1系統(tǒng)實(shí)現(xiàn)
基于FPGA 的PCI總線控制卡主要包括4個(gè)部分：差分轉(zhuǎn)換單元、光耦隔離單元、FPGA控制單元和PCI總線傳輸單元。
（1）差分轉(zhuǎn)換單元
由于SSI時(shí)鐘信號(hào)輸入端和數(shù)據(jù)信號(hào)輸出端為差分信號(hào)，需要采用差分驅(qū)動(dòng)器和差分接收器進(jìn)行差分轉(zhuǎn)換。對(duì)于單路SSI接口，可以采用同時(shí)具有接收和發(fā)送功能的TI公司的SN75179進(jìn)行轉(zhuǎn)換；對(duì)于多路SSI接口，可以在設(shè)計(jì)中采用多個(gè)4路差動(dòng)驅(qū)動(dòng)器SN75173和4路差動(dòng)接收器SN75174進(jìn)行轉(zhuǎn)換。
（2）光耦隔離單元
為了保證SSI信號(hào)的高速可靠傳輸，設(shè)計(jì)中采用對(duì)輸入和輸出電信號(hào)有良好隔離作用的高速光耦合器6N137，通過光耦隔離可以得到干擾小、穩(wěn)定性強(qiáng)的數(shù)據(jù)信號(hào)，并將其傳輸?shù)紽PGA。
（3）FPGA控制單元
FPGA控制器設(shè)計(jì)了一個(gè)閉環(huán)的控制系統(tǒng)，實(shí)現(xiàn)SSI的同步數(shù)據(jù)采集和PCI總線傳輸。首先上位機(jī)給定初始信號(hào)和SSI數(shù)據(jù)開始采集信號(hào)，F(xiàn)PGA產(chǎn)生一個(gè)時(shí)鐘脈沖信號(hào)，SSI磁致伸縮傳感器在FPGA發(fā)出時(shí)鐘脈沖信號(hào)的控制下，開始一位位發(fā)送串行數(shù)據(jù)到FPGA控制器，F(xiàn)PGA通過串并轉(zhuǎn)換將SSI的數(shù)據(jù)信號(hào)轉(zhuǎn)換成可供PCI總線接收的并行數(shù)據(jù)，通過PCI接口傳輸?shù)缴衔粰C(jī)，進(jìn)行后續(xù)處理。
（4）PCI總線傳輸單元
為滿足PCI總線接口規(guī)范，選用了PCI9052專用接口芯片，它支持位移測(cè)量控制卡的即插即用和自動(dòng)配置等功能，并提供 DMA 數(shù)據(jù)傳輸方式。通過上位機(jī)發(fā)送采集命令，接收FPGA控制單元傳輸數(shù)據(jù)，傳輸?shù)缴衔粰C(jī)。
2.2SSI的時(shí)序設(shè)計(jì)
根據(jù)SSI通信協(xié)議，接收和發(fā)送信號(hào)的雙方在時(shí)鐘脈沖信號(hào)的控制下，從有效位開始同步傳輸數(shù)據(jù)。接收過程如下：FPGA控制器根據(jù)時(shí)鐘信號(hào)的個(gè)下降沿，單穩(wěn)態(tài)電路被激活，SSI數(shù)據(jù)信號(hào)開始準(zhǔn)備傳輸；當(dāng)個(gè)時(shí)鐘上升沿到來時(shí)，數(shù)據(jù)開始傳輸，隨即時(shí)鐘信號(hào)處于下降沿，單穩(wěn)態(tài)電路再次被激活；接著，F(xiàn)PGA通過時(shí)鐘信號(hào)對(duì)串行數(shù)據(jù)進(jìn)行一位位地接收，并將串行數(shù)據(jù)轉(zhuǎn)化成并行數(shù)據(jù)；時(shí)鐘信號(hào)末端，控制器獲得有效位數(shù)據(jù)，時(shí)鐘脈沖信號(hào)停止，經(jīng)過單穩(wěn)態(tài)時(shí)間（Tm）數(shù)據(jù)信號(hào)轉(zhuǎn)向高電平，數(shù)據(jù)傳輸停止，單穩(wěn)態(tài)電路不被激活；
FPGA控制器接收完一個(gè)完整的數(shù)據(jù)字后，進(jìn)入到空閑時(shí)間，等待下一個(gè)數(shù)據(jù)傳輸周期。串行數(shù)據(jù)轉(zhuǎn)化完并行數(shù)據(jù)后鎖存，等待上位機(jī)讀取。
CLK為系統(tǒng)時(shí)鐘，CLOCK為SSI的輸入時(shí)鐘，DIN為SSI的數(shù)據(jù)輸出，out為串并轉(zhuǎn)換移位寄存 器數(shù)據(jù)，DOUT為 轉(zhuǎn)換 完成的數(shù) 據(jù) 鎖 存 器，READ為鎖存器控制信號(hào)。當(dāng)CLOCK時(shí)鐘信號(hào)開始工作，F(xiàn)PGA控制器開始讀取SSI數(shù)據(jù)信號(hào)，并進(jìn)行串并轉(zhuǎn)換。當(dāng) READ信號(hào)有效，上位機(jī)通過PCI總線讀取SSI數(shù)據(jù)信號(hào)，分析證明整個(gè)系統(tǒng)下載到FPGA后運(yùn)行良好。
3、結(jié)束語
本文根據(jù)磁致伸縮傳感器的工作原理和SSI通信協(xié)議，設(shè)計(jì)了一種基于FPGA的SSI磁致伸縮傳感器位移測(cè)量系統(tǒng)，實(shí)現(xiàn)了SSI的位移信號(hào)的采集。通過FPGA綜合管理和時(shí)序設(shè)計(jì)，并經(jīng)過PCI總線傳輸SSI信號(hào)到上位機(jī)進(jìn)行后續(xù)處理。仿真結(jié)果證明系統(tǒng)有良好的穩(wěn)定性和傳輸可靠性。通過單路
SSI的設(shè)計(jì)，可以擴(kuò)展為多路SSI位移控制，實(shí)現(xiàn)大型試驗(yàn)機(jī)或者設(shè)備的位移測(cè)量，具有廣泛的應(yīng)用性。
會(huì)員1.png)